北京>北京中科信軟科技有限公司>供求信息

Cadence SI 仿真分析工具課程 

課程概述

隨著通信電子行業(yè)的迅速發(fā)展，PCB設(shè)計(jì)的復(fù)雜程度越來越高，設(shè)計(jì)難度越來越大，低端的PCB設(shè)計(jì)工具如Protel等再不能勝任這種高密高速的PCB設(shè)計(jì)工作。Cadence的Allegro系列PCB設(shè)計(jì)工具作為業(yè)界領(lǐng)先的高端PCB設(shè)計(jì)平臺，以其設(shè)計(jì)流程完整，設(shè)計(jì)功能完善，簡單易用等諸特點(diǎn)為國內(nèi)外越來越多知名企業(yè)采用。然而，信號完整性設(shè)計(jì)是一門跨學(xué)科的領(lǐng)域，對大多數(shù)硬件設(shè)計(jì)師來說，是一個全新的領(lǐng)域。本課程通過對Cadence信號完整性設(shè)計(jì)工具Specctraquest深入淺出講解，起到了對硬件設(shè)計(jì)師進(jìn)入信號完整性設(shè)計(jì)領(lǐng)域拋磚引玉的作用，設(shè)計(jì)師對于信號完整性設(shè)計(jì)有初步的了解。

培訓(xùn)內(nèi)容

Allegro PCB SI 設(shè)計(jì)流程簡介
    1 Allegro PCB SI 設(shè)計(jì)流程
    2 Allegro PCB SI 工作界面
    3 元件布局
預(yù)布局
    1 數(shù)據(jù)準(zhǔn)備
    2 模型編輯器 Model Integrity
創(chuàng)建DesignLink
    1 系統(tǒng)級仿真
    2 EBD和DML模型
    3 系統(tǒng)配置
線網(wǎng)拓?fù)浣Y(jié)構(gòu)抽取和仿真
    1布線前拓?fù)浣Y(jié)構(gòu)抽取
    2 Sigxplorer
    3 Sigwave

確定和添加規(guī)則
    1 Solution Space分析
    2 自定義測量
    3 參數(shù)掃描
    4 規(guī)則簡介
設(shè)計(jì)規(guī)則應(yīng)用和規(guī)則驅(qū)動布局
    1 傳輸線模型
    2 Constraint Mananger
布線后分析
    1 電氣規(guī)則版本控制
    2 布線后分析
差分線仿真設(shè)計(jì)
    1差分線仿真模型
    2差分線定義
    3差分線仿真設(shè)計(jì)